• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Offenbart ist ein Verfahren zur Herstellung von Flash-Speicher-Bauelementen. Gemäß der vorliegenden Erfindung weist das Verfahren die Schritte des sequentiellen Bildens einer Gate-Oxidschicht, einer ersten Polysiliziumschicht für eine Floating-Gate-Elektrode und einer Polster-Nitridschicht auf einem Halbleitersubstrat, das Mustern der Gate-Oxidschicht, der ersten Polysiliziumschicht, der Polster-Nitridschicht und des Halbleitersubstrats in einer gegebenen Dicke, um ein Isolationsschichtmuster und ein Floating-Gate-Elektroden-Muster zur gleichen Zeit zu bilden, des Füllens der Isolationsschichtmuster mit einer Isolationsschicht, um eine Isolationsschicht zu bilden, und des anschließenden Stripping der Polster-Ntiridschicht, des sequentiellen Bildens einer dielektrischen Schicht, einer zweiten Polysiliziumschicht für eine Steuer-Gate-Elektrode und einer Metall-Siliziumschicht auf den Ergebnissen, des Strukturierens der Metall-Silizidschicht und der zweiten Polysiliziumschicht, um ein Steuer-Gate-Elektroden-Muster zu bilden, des Ausführens eines elektrochemischen Prozesses mit den Ergebnissen, auf, wodurch die erste Polysiliziumschicht, die in Regionen ausgebildet ist, die sich unterscheiden von der Region, in der die zweite Polysiliziumschicht auf der Isolationsschicht und in der das Floating-Gate-Elektroden-Muster gebildet ist, eine poröse Siliziumschicht wird, des Ausführens eines thermischen Oxidationsprozesses mit den Ergebnissen, so dass die poröse Siliziumschicht ...
    公开号:DE102004031516A1
    申请号:DE200410031516
    申请日:2004-06-29
    公开日:2005-03-31
    发明作者:Sung Hoon Lee
    申请人:SK Hynix Inc；
    IPC主号:H01L21-8247
    专利说明:
    [0001] Dievorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellungvon Halbleiterbauelementen, und weiter insbesondere auf ein Verfahren zurHerstellung von Flash-Speicher-Bauelementen.
    [0002] EinVerfahren zum Bilden einer Gate-Elektrode in einem Flash-Speicher-Bauelementwird klassifiziert in ein Verfahren zum Bilden einer Floating-Gate-Elektrodeund ein Verfahren zum Bilden einer Steuer-Gate-Elektrode. Um das Kopplungsverhältnis derFloating-Gate-Elektrodezu befriedigen, muss die Oberflächenfläche einerersten Polysiliziumschicht, welche die Gate-Elektrode werden wird, vergrößert werden.Zu diesem Zeitpunkt schließtdas Verfahren des Vergrößerns derOberflächenfläche derersten Polysiliziumschicht ein Verfahren des Vergrößerns einerBreite der ersten Polysiliziumschicht und ein Verfahren des Vergrößerns einerDicke der ersten Polysiliziumschicht ein. Herkömmlicherweise wird das Verfahrendes Vergrößerns derBreite der ersten Polysiliziumschicht („a" in 1)normalerweise verwendet.
    [0003] Wennsich die Breite der ersten Polysiliziumschicht vergrößert, dannmuss jedoch ein Raum zwischen einer aktiven Region und einer aktivenRegion vergrößert werden.Daher besteht ein Problem darin, dass sich die Breite einer in einerinaktiven Region gebildeten Isolationsschicht vergrößert, sodass sich die Zellengröße vergrößert.
    [0004] Indiesem Zusammenhang besteht ein Bedürfnis für eine Technologie zum Bildeneiner ersten Polysiliziumschicht zur Verwendung in einer Floating-Gate-Elektrode,welche in der Lage ist, die Zellengröße zu re duzieren, während dasKopplungsverhältnisder Floating-Gate-Elektrode befriedigt wird.
    [0005] Demnachwurde die vorliegende Erfindung hinsichtlich der obigen Problemegetätigt,und es ist ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellungvon Flash-Speicher-Bauelementen zur Verfügung zu stellen, in denen eineerste Polysiliziumschicht zur Verwendung in einer Floating-Gate-Elektrodegebildet wird, welche die Zellengröße reduzieren kann, während dasKopplungsverhältnisder Floating-Gate-Elektrode befriedigt wird.
    [0006] Umdas obige Ziel zu erreichen, wird gemäß einer bevorzugten Ausführungsformder vorliegenden Erfindung ein Verfahren zur Herstellung von Flash-Speicher-Bauelementenmit den Schritten zur Verfügunggestellt: sequentielles Bilden einer Gate-Oxidschicht, einer erstenPolysiliziumschicht füreine Floating-Gate-Elektrode und einer Polster-Nitridschicht aufeinem Halbleitersubstrat; Musterung der Gate-Oxidschicht, der erstenPolysiliziumschicht, der Polster-Nitridschicht und des Halbleitersubstratsum eine vorgegebene Dicke, um eine Isolationsschichtmusterung undeine Floating-Gate-Elektrodenmusterung zur gleichen Zeit herzustellen;Füllendes Isolationsschichtmusters mit einer Isolationsschicht, um eineIsolationsschicht zu bilden, und anschließendes Stripping der Polster-Nitridschicht;sequentielles Bilden einer dielektrischen Schicht, einer zweitenPolysiliziumschicht füreine Steuer-Gate-Elektrode und einer Metall-Silizid-Schicht aufden Ergebnissen; Musterung der Metall-Silizid-Schicht und der zweiten Polysiliziumschicht,um eine Steuer-Gate-Elektroden-Musterungzu bilden; Ausführeneines elektrochemischen Prozesses mit den Ergebnissen, wodurch dieerste Polysiliziumschicht, die in Regionen gebildet wurde, die sichvon der Region unterscheiden, in der die zweite Polysiliziumschichtauf der Isolationsschicht gebildet wurde und die Floating-Gate-Elektrodegebildet wurde, zu einer porösenSiliziumschicht wird; Ausführeneines thermischen Oxidationsprozesses mit den Ergebnissen, so dassdie poröseSiliziumschicht zu einer ersten Oxidschicht wird; und Bilden einerzweiten Oxidschicht auf den gesamten Ergebnissen.
    [0007] Esist bevorzugt, dass die erste Polysiliziumschicht, in welcher dieporöseSiliziumschicht gebildet wird, eine Schicht ist, die zwischen denFloating-Gate-Elektroden-Mustern gebildet ist.
    [0008] Esist bevorzugt, dass die zweite Oxidschicht einer Schicht zur Isolationzwischen den Steuer-Gate-Elektroden-Mustern ist.
    [0009] Derelektrochemische Prozess wird bevorzugt in einem Status ausgeführt, indem das bis zu der Steuer-Gate-Elektrode ausgebildete Halbleitersubstratin einer Arbeitszelle angebracht ist.
    [0010] Esist bevorzugt, dass die Arbeitszelle eine Referenzelektrode undeine relative Elektrode, die von dem Halbleitersubstrat durch einenvorgegebenen Abstand beabstandet sind, ultraviolette Strahlen, dieauf das Halbleitersubstrat scheinen, und eine Elektrolytlösung aufweist,die in die Arbeitszelle gefülltist, so dass vorgegebene Regionen der Referenzelektrode und derrelativen Elektrode eingetaucht sind.
    [0011] Derthermische Oxidationsprozess schließt bevorzugt das Ausführen einesNass-Oxidationsprozesses unter einer H2-und O2-Gasatmosphäre in einem Temperaturbereichvon etwa 700 bis 900°Cein.
    [0012] Esist bevorzugt, dass die erste Polysiliziumschicht in einer Dickevon etwa 1350 Å gebildetwird.
    [0013] 1 ist ein Layout, welchesein herkömmlichesFlash-Speicher-Bauelementdarstellt;
    [0014] 2 ist ein Layout, welchesein Flash-Speicher-Bauelement gemäß der vorliegenden Erfindung darstellt;
    [0015] 3A bis 7A sind Querschnitte des Flash-Speicher-Bauelementsentlang der Linie A-A' in 1 zum Erklären einesVerfahrens zur Herstellung von Flash-Speicher-Bauelementen;
    [0016] 3B bis 7B sind Querschnitte des Flash-Speicher-Bauelementsentlang der Linie B-B' in 1 zum Erklären desVerfahrens zur Herstellung der Flash-Speicher-Bauelemente.
    [0017] Eswerden nun bevorzugte Ausführungsformengemäß der vorliegendenErfindung mit Bezug auf die begleitenden Zeichnungen beschrieben.Da bevorzugte Ausführungsformenzu dem Zweck zur Verfügunggestellt werden, dass der Durchschnittsfachmann in der Lage ist,die vorliegende Erfindung zu verstehen, können sie auf verschiedene Artund Weise verändertwerden, wobei der Schutzbereich der vorliegenden Erfindung durchdie bevorzugten Ausführungsformen,die im Folgenden beschrieben werden, nicht beschränkt ist.
    [0018] Gleichzeitigkann, wenn beschrieben wird, dass eine Schicht „auf" einer anderen Schicht oder einem Halbleitersubstratliegt, die eine Schicht die andere Schicht oder das Halbleitersubstratdirekt kontaktieren. Oder eine dritte Schicht kann zwischen dieerste Schicht und die andere Schicht oder das Halbleitersubstratdazwischengeschoben sein. Darüberhinaus sind in der Zeichnung die Dicke und die Größe jederSchicht übertriebendargestellt, um Beschreibung und Klarheit zu erleichtern. GleicheBezugszeichen werden verwendet, um gleiche oder ähnliche Teile zu identifizieren.
    [0019] 2 ist ein Layout, welchesein Flash-Speicher-Bauelement gemäß der vorliegenden Erfindung darstellt, 3A bis 7A sind Querschnitte des Flash-Speicher-Bauelementsentlang der Linie A-A' in 1 zum Erklären einesVerfahrens zur Herstellung von Flash-Speicher-Bauelementen, und 3B bis 7B sindQuerschnitte des Flash-Speicher-Bauelementsentlang der Linie B-B' in 1 zum Erklären desVerfahrens zur Herstellung der Flash-Speicher-Bauelemente.
    [0020] Gemäß den 3A und 3B werden eine Gate-Oxidschicht 12,eine erste Polysiliziumschicht 14 für eine Floating-Gate-Elektrodeund eine (nicht dargestellte) Polster-Nitridschicht sequentiellauf einem Halbleitersubstrat 10 aus einem Siliziummaterial gebildet.Ein (nicht dargestelltes) Fotolackmuster wird in einer vorbestimmtenRegion auf der (nicht dargestellten) Polster-Nitridschicht gebildet.Die (nicht dargestellte) Polster-Nitridschicht,die erste Polysiliziumschicht 14, die Gate-Oxidschicht 12 und dasHalbleitersubstrat 10 werden jeweils unter Verwendung desFotolackmusters als eine Ätzmaskein einer gegebenen Dicke geätzt,wodurch in einer inaktiven Region ein Isolationsschichtmuster undin einer aktiven Region ein Floating-Gate-Elektroden-Muster zurgleichen Zeit gebildet werden.
    [0021] Unterdessen,wenn eine Breite eines herkömmlichenIsolationsschichtmusters (eine Breite der inaktiven Region, „b" in 1) 120 nm beträgt, dann ist eine Breite derersten Polysiliziumschicht des Floating-Gate-Elektroden-Musters (eine Breite deraktiven Region, „a" in 1) 90 nm. D. h. dass die Schrittweite(Englisch = pitch size) 210 nm beträgt. In der vorliegenden Erfindungkönneneine Breite des Isolationsschichtmusters („d" in 3A) undeine Breite der ersten Polysiliziumschicht des Floating-Gate-Elektroden-Musters(„c" in 3A) jeweils auf 90 nm eingestellt werden.Da die Schrittweite auf 180 nm reduziert werden kann, wird die Zellengröße reduziert.
    [0022] Darüber hinausbeträgteine Dicke der ersten Polysiliziumschicht, die zum Floating-Gate-Elektroden-Musterwerden wird, herkömmlicherWeise 1000 Ä,währendeine Dicke der ersten Polysiliziumschicht 14, welche zudem Floating-Gate-Elektroden-Muster („e" in 3A)werden wird, in der vorliegenden Erfindung etwa 1350 Å. Obwohlder Stand der Technik und die vorliegende Erfindung die erste Polysiliziumschichtin gleicher Breite aufweisen, ist die erste Polysiliziumschichtgemäß der vorliegendenErfindung dicker als die des Standes der Technik. Als ein Ergebniswird die Oberflächenfläche derersten Polysiliziumschicht gemäß der vorliegendenErfindung stärkervergrößert alsim Stand der Technik. Die vorliegende Erfindung weist ein Kopplungsverhältnis auf,welches besser ist als das des Standes der Technik.
    [0023] Alsnächsteswird ein Oxidationsprozess mit den Ergebnissen ausgeführt, wodurcheine (nicht dargestellte) Seitenwandoxidschicht zum Schützen derSeitenwand des Isolationsschichtmusters gebildet wird. Das Isolationsschichtmusterwird dann mit Oxidmaterial, wie etwa einer HDP-Oxidschicht, gefüllt, umeine Isolationsschicht 16 zu bilden. Die verbleibende (nichtdargestellte) Polster-Nitridschicht wird dann einem Stripping unterzogen.
    [0024] Gemäß den 4A und 4B wird eine dielektrische ONO-Schicht 18,eine zweite Polysiliziumschicht 20 für eine Steuer-Gate-Elektrode,eine Wolfram-Silizidschicht 22 und eine Nitridschicht 24 sequenziellauf den Ergebnissen gebildet, in welchen die Isolationsschicht 16 gebildetwurde.
    [0025] Gemäß den 5A und 5B wird ein (nicht dargestelltes) Fotolackmusterin einer vorbestimmten Region der Nitridschicht 24 gebildet.Die Nitridschicht 24, die Wolfram-Silizidschicht 22 unddie zweite Polysiliziumschicht 20 werden unter Verwendungdes Fotolackmusters als eine Ätzmaskegeätzt,wodurch ein Steuer-Gate-Elektroden-Muster gebildet wird.
    [0026] Gemäß den 6A und 6B wird ein elektrochemischer Prozessmit den Ergebnissen ausgeführt,so dass die zweite Polysiliziumschicht 20, die sich aufder Isolationsschicht 16 befindet und die erste Polysiliziumschicht 14,außerdem Teil der ersten Polysiliziumschicht, der das Floating-Gate-Muster bildet,zu einer porösenSiliziumschicht 26 werden.
    [0027] Unterdessenwird der elektrochemische Prozess selektiv für die Isolationsschicht 16 unddie Gate-Oxidschicht 12 ausgeführt. Die beiden Schichten 12 und 16 dienenals Stopp-Schichten fürden Fortschritt des elektrochemischen Prozesses.
    [0028] Unterdessenist der elektrochemische Prozess ein Prozess, um die Polysiliziumschichtzu einer porösenSiliziumschicht zu machen. Dieser Prozess wird in einem Status ausgeführt, indem das bis zu der Steuer-Gate-Elektrodeausgebildete Halbleitersubstrat in einer Arbeitszelle an gebrachtist, fürwelche der elektrochemische Prozess ausgeführt werden wird.
    [0029] DieArbeitszelle erlaubt es einer Palladiumelektrode, welche eine relativeElektrode ist, und einer Wasserstoffstandardelektrode, welche eineReferenzelektrode ist, in einem Zustand in Elektrolyt zu tauchen,in dem die Palladiumelektrode und die Wasserstoffstandardelektrodevon dem Halbleitersubstrat durch einen vorbestimmten Abstand beabstandetist, und erlaubt es, eine Spannung an die Rückseite des Halbleitersubstratsanzulegen.
    [0030] DasElektrolyt schließteine Lösungein, in welcher HF und Ethanol in einem gegebenen Volumen gemischtsind. Die ultravioletten Strahlen werden auf die Arbeitszelle eingestrahlt.
    [0031] Daherwird die Polysiliziumschicht mittels des in der Arbeitszelle ausgeführten ElektrochemischenProzesses zu einer porösenSiliziumschicht.
    [0032] Gemäß den 7A und 7B wird ein thermischer Oxidationsprozessmit der durch den elektrochemischen Prozess gebildeten porösen Siliziumschicht 26 ausgeführt, wodurchdie poröseSiliziumschicht 26 zu einer ersten Oxidschicht 28 wird.Der thermische Oxidationsprozess schließt das Ausführen eines Nass-Oxidationsprozessesunter H2- und O2-Gasatmosphäre in einemTemperaturbereich von etwa 700 bis 900°C ein. Die erste Oxidschicht 28 wird zueiner Isolationsschicht zum Isolieren zwischen den Floating-Gate-Elektroden-Mustern.Anschließendwird eine zweite Oxidschicht 30 auf den gesamten Ergebnissengebildet, wodurch der Prozess vervollständigt wird. Die zweite Oxidschicht 30 wirdzu einer Isolationsschicht zur Isolation zwischen den Steuer-Gate-Elektroden-Mustern.
    [0033] Gleichzeitigwerden das Steuer-Gate-Elektroden-Muster und das Floating-Gate-Elektroden-Mustersogar in peripheren Regionen gebildet, welches Regionen sind, diesich von der Zellenregion unterscheiden, in welcher das Steuer-Gate-Elektroden-Musterund das Floating-Gate-Elektroden-Mustergebildet sind. Ein Prozess des Zurückätzens der zweiten Oxidschichtund der ersten Oxidschicht, um einen Spacer an der Seitenwand desElektrodenmusters zu bilden, kann weiterhin ausgeführt werden.Zu diesem Zeitpunkt, zu der Zeit des Zurückätzprozesses zum Bilden desSpacers, ist es aufgrund der Nitridschicht 24 möglich zuverhindern, dass die zweite Oxidschicht überätzt wird, wenn die erste Oxidschicht 28 unddie zweite Oxidschicht 30 geätzt werden.
    [0034] Gemäß der obenbeschriebenen vorliegenden Erfindung wird die Oberflächenfläche einerFloating-Gate-Elektrode durch Vergrößern einer Dicke einer erstenPolysiliziumschicht füreine Floating-Gate-Elektrode vergrößert. Es ist daher möglich, dieZellengröße zu verringern,währenddas Kopplungsverhältnisder Floating-Gate-Elektrode befriedigt werden kann.
    [0035] Darüber hinauswird eine erste Polysiliziumschicht mit einer erhöhten Dicke,welche zwischen den Floating-Gate-Elektroden gebildet ist, durcheinen elektrochemischen Prozess und einen thermischen Oxidationsprozesszu einer Oxidschicht zur Isolation. Es wird daher ein Kurzschlussin einem Bereich zwischen Mustern für schmale Floating-Gate-Elektroden verhindert.Es ist daher möglich,eine vergrößerte Fläche einerFloating-Gate-Elektrode sicherzustellen. Demnach weist die vorliegendeErfindung Effekte darin auf, dass sie die Zellengröße reduzierenkann, währendsie das Kopplungsverhältniseiner Floating-Gate-Elektrode reduziert.
    [0036] Obwohldie vorstehende Beschreibung mit Bezug auf die bevorzugten Ausführungsformenvorgenommen wurde, sei klargestellt, dass Veränderungen und Modifikationender vorliegenden Erfindung durch den Durchschnittsfachmann ohneAbweichen von dem Geist und dem Schutzbereich der vorliegenden Erfindungund der anhängendenAnsprüchevorgenommen werden können.
    权利要求:
    Claims (7)
    [1] Verfahren zur Herstellung von Flash-Speicher-Bauelementen,mit den Schritten: sequentielles Bilden einer Gate-Oxidschicht,einer ersten Polysiliziumschicht für eine Floating-Gate-Elektrodeund einer Pad-Nitirdschicht auf einem Halbleitersubstrat; Musternder Gate-Oxidschicht, der ersten Polysiliziumschicht, der Polster-Nitridschicht unddes Halbleitersubstrats in einer gegebenen Dicke, um ein Isolationsschichtmusterund ein Floating-Gate-Elektroden-Muster zur gleichen Zeit zu bilden; Füllen desIsolationsschichtmusters mit einer Isolationsschicht, um eine Isolationsschichtzu bilden, und anschließendesStripping der Polster-Nitridschicht; sequentielles Bilden einerdielektrischen Schicht, einer zweiten Polysiliziumschicht für eine Steuer-Gate-Elektrodeund einer Metall-Silizidschicht auf den Ergebnissen; Musternder Metall-Silizidschicht und der zweiten Polysiliziumschicht, umein Steuer-Gate-Elektroden-Muster zu bilden; Ausführen eineselektrochemischen Prozesses mit den Ergebnissen, wodurch die erstePolysiliziumschicht, die in Regionen gebildet ist, die sich vonder Region unterscheiden, in der die zweite Polysiliziumschichtauf der Isolationsschicht und in der das Floating-Gate-Elektroden-Mustergebildet wurden, zu einer porösenSiliziumschicht wird; und Ausführen eines thermischen Oxidationsprozesses mitdem Ergebnissen, so dass die poröseSiliziumschicht zu einer ersten Oxidschicht wird; Bilden einerzweiten Oxidschicht auf den gesamten Ergebnissen.
    [2] Verfahren nach Anspruch 1, wobei die erste Polysiliziumschicht,die die darin ausgebildete poröseSiliziumschicht aufweist, eine Schicht ist, die zwischen den Floating-Gate-Elektroden-Mustern gebildetist.
    [3] Verfahren nach Anspruch 1, wobei die zweite Oxidschichteine Schicht zur Isolation zwischen den Steuer-Gate-Elektroden-Mustern ist.
    [4] Verfahren nach Anspruch 1, wobei der elektrochemischeProzess in einem Status ausgeführtwird, in dem das bis zu der Steuer-Gate-Elektrode aufgebaute Halbleitersubstratin einer Arbeitszelle angebracht ist.
    [5] Verfahren nach Anspruch 4, wobei die Arbeitszelleaufweist: eine Referenzelektrode und eine relative Elektrode, diedurch einen gegebenen Abstand von dem Halbleitersubstrat beabstandetsind; auf das Halbleitersubstrat eingestrahlte ultraviolette Strahlen;und eine Elektrolytlösung,die in die Arbeitszelle eingeführtwird, so dass gegebene Regionen der Referenzelektrode und der relativenElektrode überflutet werden.
    [6] Verfahren nach Anspruch 1, wobei der thermische Oxidationsprozessdas Ausführeneines Nass-Oxidationsprozessesunter H2- und O2-Gasatmosphäre in einemTemperaturbereich von etwa 700 bis 900°C aufweist.
    [7] Verfahren nach Anspruch 1, wobei die erste Polysiliziumschichtin einer Dicke von etwa 1350 Å gebildetwird.
    类似技术:
    公开号 | 公开日 | 专利标题
    US7626235B2|2009-12-01|NAND nonvolatile semiconductor memory device and method of manufacturing NAND nonvolatile semiconductor memory device
    US7763928B2|2010-07-27|Multi-time programmable memory
    KR100936585B1|2010-01-13|반도체 장치 및 그 제조 방법
    JP5441090B2|2014-03-12|半導体装置及びその形成方法
    KR100675285B1|2007-01-29|수직 트랜지스터를 갖는 반도체소자 및 그 제조방법
    JP5073157B2|2012-11-14|半導体装置
    US7033908B2|2006-04-25|Methods of forming integrated circuit devices including insulation layers
    KR100587635B1|2006-06-07|반도체소자의 제조 방법
    KR100494955B1|2005-09-09|유동성희생산화물을이용하는이중다마신법을사용한다층동일평면금속/절연체막형성방법
    US10096520B2|2018-10-09|Semiconductor device and method of fabricating the same
    KR20040038015A|2004-05-08|자기 정렬 접촉 구조 및 그 형성 방법
    KR100557994B1|2006-03-06|매립 확장 콘택홀을 갖는 반도체 장치 및 그 제조방법
    JP2006351861A|2006-12-28|半導体装置の製造方法
    JP4427037B2|2010-03-03|Method for manufacturing memory device having concave gate
    KR101603737B1|2016-03-16|기상 세정을 이용한 금속 잔류물 제거 방법, 도전막 패턴의 형성 방법, 반도체 소자의 제조 방법 및 관련 설비
    KR100434511B1|2004-06-05|다마신 배선을 이용한 반도체 소자의 제조방법
    KR20040005314A|2004-01-16|반도체 장치의 콘택홀 형성방법
    KR100295061B1|2001-07-12|챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법
    KR20050079731A|2005-08-11|오버레이 마진이 개선된 반도체 소자 및 그 제조방법
    US7205232B2|2007-04-17|Method of forming a self-aligned contact structure using a sacrificial mask layer
    JP2005175420A|2005-06-30|Ｎａｎｄフラッシュ素子の製造方法
    US7563712B2|2009-07-21|Method of forming micro pattern in semiconductor device
    KR100816754B1|2008-03-25|반도체 장치의 패턴 형성 방법
    KR100953034B1|2010-04-14|반도체 소자 및 이의 제조 방법
    KR100489657B1|2005-05-17|반도체 장치의 패턴 형성 방법 및 이를 이용한 반도체장치의 제조방법
    同族专利:
    公开号 | 公开日
    US6835620B1|2004-12-28|
    TW200516724A|2005-05-16|
    TWI255016B|2006-05-11|
    JP4624014B2|2011-02-02|
    JP2005086198A|2005-03-31|
    CN1591831A|2005-03-09|
    KR100537278B1|2005-12-19|
    KR20050024852A|2005-03-11|
    CN1309049C|2007-04-04|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-10-27| 8127| New person/name/address of the applicant|Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
    2006-01-12| 8127| New person/name/address of the applicant|Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
    2007-06-28| 8110| Request for examination paragraph 44|
    2011-05-16| R016| Response to examination communication|
    2011-08-17| R016| Response to examination communication|
    2011-09-20| R016| Response to examination communication|
    2014-04-03| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|Effective date: 20140101 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]